文章目录一、V ( B R ) D S S V_{(BR)DSS}V(BR)DSS​或V D S S V_{DSS}VDSS​二、漏极电流I D I_DID​1.晶圆限制Silicon Limit2.封装限制Package Limit一、V ( B R ) D S S V_{(BR)DSS}V(BR)DSS​或V D S S V_{DSS}VDSS​V ( B R ) D S S V_{(BR)DSS}V(BR)DSS​指在特定的温度(通常为25℃)和栅源短接(保证 MOS 管完全关断)情况下流过漏极电流达到一个特定值通常为250μA或1mA时的漏源电压。V ( B R ) D S S V_{(BR)DSS}V(BR)DSS​为正温度系数温度越高击穿电压越高低温下耐压值会降额耐压值更低需要注意低温工况下的使用是否符合设计。二、漏极电流I D I_DID​MOSFET 的最大漏极电流受到晶圆限制Silicon Limit和封装限制Package Limit通常封装限制的最大漏极电流 晶圆限制的最大漏极电流1.晶圆限制Silicon Limit晶圆限制Silicon Limit表示晶圆/芯片本身的电流承载能力。漏极电流的 Silicon limit晶圆限制 由芯片本身的物理结构沟道尺寸、掺杂、栅氧等决定。在实际应用中晶圆能承载的电流还受热约束限制电流产生功耗P t o t I D 2 ⋅ R d s o n T j m a x P_{tot} {I_D}^2 \cdot R_{dsonT_{jmax}}Ptot​ID​2⋅RdsonTjmax​​功耗导致结温上升P t o t T j − T c R t h ( j − c ) P_{tot} \frac{T_j-T_c}{R_{th(j-c)}}Ptot​Rth(j−c)​Tj​−Tc​​故I D T j − T c R d s o n T j m a x ⋅ R t h ( j − c ) I_D \sqrt{\frac{T_j - T_c}{R_{dsonT_{jmax}} \cdot R_{th(j-c)}}}ID​RdsonTjmax​​⋅Rth(j−c)​Tj​−Tc​​​因此晶圆的实际可用载流能力是在给定散热条件温度、热阻下由最大允许结温推算出来。亦可把电流作为输入值计算结温结温不得超过最大额定值 Tjmax做判断。注意1.导通电阻随结温升高而增大因此在计算时应采用对应实际工作温度下的阻值。规格书中给出的最大连续漏极电流通常是基于最高结温所对应的导通电阻进行计算的。2.热阻R th ( j − c ) R_{\text{th}(j-c)}Rth(j−c)​在计算中同样应采用最大值以确保设计留有足够的裕量。计算示例以Infineon的MOS IPB017N10N5为例求解I D T j 150 ℃ I_{DTj150℃}IDTj150℃​。R dson T j max R_{\text{dson}T_{j\text{max}}}RdsonTjmax​​R dson T 175 ℃ R_{\text{dson}T_{175℃}}RdsonT175℃​​≈3.6mΩR th ( j − c ) R_{\text{th}(j-c)}Rth(j−c)​0.4K/WI D T j − T c R d s o n T j m a x ⋅ R t h ( j − c ) 175 ℃ − 150 ℃ 3.6 m Ω ⋅ 0.4 K / W ≈ 131.76 A I_D \sqrt{\frac{T_j - T_c}{R_{dsonT_{jmax}} \cdot R_{th(j-c)}}} \sqrt{\frac{175℃ - 150℃}{3.6mΩ \cdot 0.4K/W}}≈131.76AID​RdsonTjmax​​⋅Rth(j−c)​Tj​−Tc​​​3.6mΩ⋅0.4K/W175℃−150℃​​≈131.76A计算得出数值为 131.76A与规格书标定的 130A 偏差较小计算得出数值为 131.76A与规格书标定的 130A 偏差较小。2.封装限制Package Limit封装限制电流是指由器件封装结构而非晶圆本身所决定的最大电流承载能力。超过该限制后器件会因封装内部互连结构损坏而失效此时 MOS 晶圆本身可能仍完好无损。封装限制电流通常由封装中最薄弱的环节决定主要是源极侧的键合线Bond Wire其失效形式包括键合线熔断因过电流导致键合线过热熔断塑封料热降解键合线发热使周围塑封料温度超过其耐温阈值通常约 220°C导致封装失效电迁移应力长期超额电流引发键合线材料的电迁移逐步降低器件可靠性。封装限制值在常规工作条件下可视为一个固定值不随环境温度或结温变化因为键合线的温升主要取决于其自身电阻发热及向环境的散热由封装结构决定键合线材料/截面的固有承载能力与芯片多热无关。但需注意该限制本质上仍受键合线自身发热及塑封料耐温上限的物理约束。封装类型对电流承载能力有显著影响与采用铜条带/铜夹互连的封装相比采用键合线的封装如 DPAK电流承载能力明显更低。此外晶圆有效面积也会影响封装的电流承载能力因为它决定了互连方案的配置——包括键合线数量、键合线直径或铜夹尺寸等。封装限制通常指器件内部晶圆与引脚之间的内部连接线即键合线其材质包括金、铝、铜及其合金等目前 MOS 器件以铜、铝为主。规格书标注的连续漏极电流I D I_DID​通常是结温限制与封装限制两者中的较小值。对于许多大功率MOSFET规格书的ID往往被封装限制所卡死芯片本身能承受的理论电流远大于标称值。同样以Infineon的MOS IPB017N10N5为例可以看到下图在125℃前连续漏极电流I D I_DID​一直为180A如果用上述的I D I_DID​计算方式会发现理论电流远大于标称值但该MOS受限于封装最大漏电流I D I_DID​一直保持在180A。下一篇 《MOS 选型要点二导通电阻、漏源截止漏电流和栅极与源极之间的漏电流参数剖析》更多系列文章▷ 《MOSFET雪崩击穿》▷ 《绝缘栅极场效应管MOSFET特性》▷ 《MOSFET安全工作区域SOA》▷ 《LDO工作原理与仿真》▷ 《三极管限流电路及仿真》